| GND |
システムグランド(0V) |
| +5V |
システム電源 |
| D0〜D7 |
8ビット双方向データバスで入出力デバイスとのデータの受渡しを行います。（入出力） |
| A0〜A7 |
8ビットのアドレスバスを構成し、入出力デバイスのアドレスを指定します。（出力） |
| /WAIT |
ウェイト信号はアドレス指定されている入出力デバイスが、データ転送準備のできていないことをCPUへ知らせる信号でこの信号が入力されている間CPUは待ち状態を続けます。（入力 LOWアクティブ） |
| /RD |
リード信号はCPUのデータ読込み時に出力されます。入出力デバイスにZ80周辺ICを使用した場合に必要な信号です。（出力 LOWアクティブ） |
| /M1 |
この信号は現在マシンサイクルがOPコードフェッチサイクルであることを示します。また、/M1が/IORQと共に出力された場合は割込みアクノリッジサイクルであることを示します。Z80周辺ICを使用した場合に必要な信号です。（出力 LOWアクティブ） |
| /IORQ |
入出力リクエスト信号は入出力デバイスのリード・ライト時に出力されます。また、/IORQが/M1と共に出力された場合は割込みアクノリッジサイクルであることを示します。Z80周辺ICを使用した場合に必要な信号です。（出力 LOWアクティブ） |
| /IORD |
/RDと/IORQ信号の負論理AND信号です。
Z80周辺IC以外の入出力デバイスを使用した場合のリード信号になります。（出力 LOWアクティブ） |
| /IOWR |
/WRと/IORQ信号の負論理AND信号です。
Z80周辺IC以外の入出力デバイスを使用した場合のライト信号になります。（出力 LOWアクティブ） |
| /RESET |
システムリセット信号で次の時に出力されます。（出力 LOWアクティブ）
1：パワーＯＮ時 2：外部リセット入力時 3：電源電圧低下時 |
| CLK |
CPUクロックと同じ信号が出力されています。（出力） |
| /INT |
入出力デバイスがZ80CPUに対して割込みを要求する信号です。（入力 LOWアクティブ） |
| /INTA |
割込みアクノリッジ信号。割込み要求したデバイスが8ビットのベクターをデータバス上へ出力することができます。
/M1と/IORQ信号の負論理AND信号です。（出力 LOWアクティブ） |
| IEI |
ディジーチェーン使用時の割込みイネーブル入力です。 |
| IEO |
ディジーチェーン使用時の割込みイネーブル出力です。 |
| /NMI |
マスク不可能な割込み信号であり、/INTよりも優先度が高く常に受け付けます。
この信号を受付けるとZ80CPUは066Hより再スタートします。（入力 LOWアクティブ） |
| -V |
補助電源（-12Vまたは-15V） |
| +V |
補助電源（+12Vまたは+15V） |
| SUBGND |
補助電源用グランド。
補助電源を使用しないボードではこのGNDは未使用です。（システムグランドとはボード上では接続されていません。） |
